

TEST PATTERN GENERATING DEVICE

Patent Number: JP63083679
Publication date: 1988-04-14
Inventor(s): TATEISHI AKIMITSU
Applicant(s):: TOSHIBA CORP
Requested Patent: ☐ JP63083679
Application Number: JP19860228210 19860929
Priority Number(s):
IPC Classification: G01R31/28
EC Classification:
Equivalents:

Abstract

PURPOSE: To efficiently generate a test pattern at high speed, by predicting a time required for the generation of a test pattern by a random number method and an algorithmic method, and selecting a more advantageous test pattern generating device.

CONSTITUTION: The test pattern generating device 5-1 by the random number method, and the test pattern generating device 5-2 by the algorithmic method are controlled by a controller 5-3, and generate the test pattern repeatedly, while selecting a test pattern generating method. The controller 5-3 is equipped with the functions of a test pattern generating device switching controller, and a next pattern generating time predictive device. And after the test patterns are generated from the generating device 5-1 and the generating device 5-2 experimentally, a various kinds of parameters to predict a pattern generating time are set by a next pattern generating time estimation circuit of the controller 5-3, and the next pattern generating times of the random number method and the algorithmic method are predicted. In such a case, the predictive times are compared at the test pattern generating device switching control circuit of the controller 5-3, and a faster one, out of the random number method, or the algorithmic method, is selected.

Data supplied from the **esp@cenet** database - I2

⑨ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭63-83679

⑬ Int.Cl.⁴
G 01 R 31/28

識別記号

庁内整理番号
R-7807-2G

⑭ 公開 昭和63年(1988)4月14日

審査請求 未請求 発明の数 1 (全4頁)

⑮ 発明の名称 テストボタン発生装置

⑯ 特 願 昭61-228210

⑰ 出 願 昭61(1986)9月29日

⑱ 発 明 者 立 石 昭 光

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究
所内

⑲ 出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

⑳ 代 理 人 弁理士 則近 憲佑

外1名

明 細 書

1. 発明の名称

テストボタン発生装置

2. 特許請求の範囲

乱数によるテストボタン発生装置とアルゴリズムによるテストボタン発生装置と次ボタン発生時間予測装置とテストボタン発生装置切替制御装置とを備え、テストボタン発生途中で乱数によるテストボタン発生装置とアルゴリズムによるテストボタン発生装置の発生時間を次ボタン発生時間予測装置を用いて比較し、速い方の装置をテストボタン発生装置切替制御装置によって選択することとを特徴とするテストボタン発生装置。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

この発明はテストボタン発生装置に係り、特にテストボタンを乱数法と、アルゴリズム法で発生するテストボタン発生装置に関する。

(従来技術)

テストボタン発生は主に乱数法とアルゴリズム法に大別できるが、近年では、第4図のフローに見られるように時間的高速の乱数法と確実性のあるアルゴリズム法を組合せ、それらを切替える事によりテストボタン発生の効率を上げている。この切替えの基準として従来より故障検出率や、発生ボタン数、あるいは一定の切替時間を設定して切替えているが、これらの方法では被試験装置が乱数法に有利でも、アルゴリズム法に有利でも関係なく乱数法とアルゴリズム法を切替え速度的に遅くなってしまう。

(発明が解決しようとする問題点)

本発明は、上記切替法と異なり、乱数法とアルゴリズム法とでテストボタン発生にかかる時間を予測し、その時点に、その被試験装置に対して、より有利なテストボタン発生装置を選択することが可能でテストボタン発生を高速に効率的に行うことのできるテストボタン発生装置を提供することを目的とする。

〔発明の構成〕

(問題点を解決するための手段)

本発明の装置は、テストボタンを発生すべき被試験装置の内部情報を用い、次ボタン発生にかかる時間を、乱数法アルゴリズム法個々について発生時間予測装置によって予測し乱数法とアルゴリズム法のうち、より速くテストボタンを発生できる方法をテストボタン発生装置切換制御装置によって選択してテストボタンの発生を行うものである。

(作用)

すなわち、乱数法とアルゴリズム法で、1～2のボタンを発生し、それにより、設定されるテストボタン発生速度のパラメータを使って乱数法、アルゴリズム法個々について、次ボタンの発生時間を予測する次ボタン発生時間予測装置、及び、予測された時間の内、速い方を選択して乱数法によるテストボタン発生装置とアルゴリズム発生装置とを切換えることにより、時間的に最適化されたテストボタン発生が行われることになる。

で、3-1は比較器、3-2は装置選択装置であり、そこから回線3-3、3-4を通して各々、乱数法テストボタン装置a、アルゴリズム法テストボタン発生装置bに接続されている。

第5図は、本発明の一実施例の構成図である。5-1の乱数法テストボタン発生装置と5-2のアルゴリズム法テストボタン発生装置は5-3のコントローラで制御され、テストボタン発生法を選択しながら繰り返しテストボタンを発生する。すなわち、5-3のコントローラは、本発明のテストボタン発生装置切換制御装置と次ボタン発生時間予測装置の機能を合わせもったものである。このコントローラを作動させる為に、5-4の制御用ソフトが用いられる。

第6図は、5-4の制御用ソフトの一例である。2～3行目で試験的にボタン発生後、4行目(P A R M S E T)でパラメータを決定し、5～6行目で発生時間の予測を行い7～8行目のI F文で、テストボタン発生法を選択している。5～10行目は繰り返しのようになっていて、9行目の

(実施例)

以下、本発明の概要を図面を用いて、詳細に説明する。

第1図は、本発明のフローである。

工程1によって、試験的に乱数法テストボタン発生装置aとアルゴリズム法テストボタン発生装置bで、テストボタンが発生された後、工程2の次ボタン発生時間予測回路によりボタン発生時間を予測する為の種々のパラメータがセットされ、乱数法、アルゴリズム法の次ボタン発生時間を予測する。

第2図は、第1図工程2の内容例であるが、工程2-1は、パラメータのセット、工程2-2は乱数法の発生時間予測、工程2-3はアルゴリズム法の発生時間予測である。

第1図に戻って、工程3はテストボタン発生装置切換制御装置で工程2から出力された予測時間(乱数法2-3、アルゴリズム法2-4)を比較し、乱数法とアルゴリズム法の内、速い方を選択するものである。第3図は第1図工程3の内容例

I F文で、全故障のチェックが終了した時点で、第5図5-5の出力が終了される。

〔発明の効果〕

本発明によれば、被試験装置に応じたテストボタン発生方式を選択でき、発生毎に、その方法を発生速度を基準に選択できるため、従来より高速にテスト発生を行うことができる。

4. 図面の簡単な説明


第1図は本発明のフロー図、第2図は次ボタン発生時間予測回路の内容例を示す図、第3図はテストボタン発生装置切換装置の内容例を示す図、第4図は従来のテストボタン発生フロー図、第5図は本発明のテストボタン発生装置の一実施例を示す図、第6図は第5図の装置を制御する為のソフト例を示す図である。

- 1…試験的な乱数法、アルゴリズム法によるテストボタンの発生・故障シミュレーション
- 2…次ボタン発生時間予測装置
- 3…テストボタン発生切換制御装置
- 4…テストボタン発生、故障シミュレーション


- 1 - 1, 4 - 4 ... 全故障を網羅したかどうかの判断
- 1 - 3, 3 - 3 ... 乱数法テストボタン発生装置からのデータバス
- 1 - 4, 3 - 4 ... アルゴリズム法テストボタン発生装置からのデータバス
- a ... 乱数法テストボタン発生装置
- b ... アルゴリズム法テストボタン発生装置
- 2 - 1 ... パラメータのセット
- 2 - 2 ... 乱数法次ボタン発生時間予測回路
- 2 - 3 ... アルゴリズム法次ボタン発生時間予測回路
- 3 - 1 ... 比較器
- 3 - 2 ... 装置選択装置
- 4 - 1 ... 乱数法テストボタン発生・故障シミュレーション
- 4 - 2 ... 検出率が低下したかどうかの判断・

- 4 - 3 ... アルゴリズム法テストボタン発生・故障シミュレーション
- 5 - 1 ... 乱数法テストボタン発生装置
- 5 - 2 ... アルゴリズム法テストボタン発生装置
- 5 - 3 ... コントローラ
- 5 - 4 ... 制御用ソフト
- 5 - 5 ... テストボタン出力


代理人弁理士 則 近 憲 佑
同 竹 花 喜 久 男




第 1 図




第 2 図



第 3 図



第 4 図



第 5 図

(行番号)		(説明)
1	START	・開始
2	RAND 2;	・乱数法ボタン発生(2ボタン)
3	ALGO 2;	・アルゴリズム法ボタン発生(2ボタン)
4	PARM SET;	・パラメータのセット
5	LOOP: TR=TIME (RAND);	・乱数法ボタン発生時間予測
6	TA=TIME (ALGO);	・アルゴリズム法ボタン発生時間予測
7	IF (TR=>TA) ALGO 1;	・アルゴリズム法が速い時の処理
8	IF (TR=<TA) RAND 1;	・乱数法が速い時の処理
9	IF (ALL FAULT) GOTO END;	・全故障終了時の処理
10	GOTO LOOP	・繰返し処理
	END: STOP	・終了

第 6 図